

TI Designs: TIDA-01379

負荷過渡ジェネレータのリファレンス・デザイン



概要

このリファレンス・デザインでは、コンバータの安定性を評価するため必要な、高速負荷過渡信号を生成します。基板には、3つの分離可能な負荷過渡ジェネレータが搭載され、レギュレートあり/なしに設定可能で、各種の負荷構成をサポートできます。負荷はグランド基準でも、フローティングでもかまいません。

リソース

TIDA-01379	デザイン・フォルダ
CSD17304Q3	プロダクト・フォルダ
CSD25404Q3	プロダクト・フォルダ
CSD18534Q5A	プロダクト・フォルダ
OPA365	プロダクト・フォルダ

特長



- 高速過渡
- フローティングおよびGND基準の負荷
- 安定化
- 絶縁型

アプリケーション

- 電源のテスト



E2Eエキスパートに質問





使用許可、知的財産、その他免責事項は、最終ページにあるIMPORTANT NOTICE(重要な注意事項)をご参照くださいますようお願いいたします。英語版のTI製品についての情報を翻訳したこの資料は、製品の概要を確認する目的で便宜的に提供しているものです。該当する正式な英語版の最新情報は、www.ti.comで閲覧でき、その内容が常に優先されます。TIでは翻訳の正確性および妥当性につきましては一切保証いたしません。実際の設計などの前には、必ず最新版の英語版をご参照くださいますようお願いいたします。

1 System Description

Power supplies are present in all electronic devices where they power the needed supply rails. These rails need to be maintained at a certain level under the specified operating conditions, including load transient events. A load transient event happens when the load current changes suddenly from one level to another. The response of a converter to such changes permits to assess its stability.

The TIDA-01379 design board includes three different circuits that are used to perform load transient measurements for different load configurations. These circuits provide faster rise and fall times than commercial transient generators at a lower cost.

1.1 Key System Specifications

表 1. Key System Specifications

PARAMETER	SPECIFICATIONS
Load current	$\geq 500 \text{ mA}$
Rise and fall time	$< 1 \mu\text{s}$
Maximum load output voltage	20 V

2 System Overview

2.1 Block Diagram




図 1. TIDA-01379 Block Diagram

2.2 **Highlighted Products**

2.2.1 CSD17304Q3

The CSD17304Q3 device is a 30-V, N-channel, NexFET™ power MOSFET with the following features:

- Optimized for 5-V gate drive
- Ultra-low Q_g and Q_{gd}
- Low thermal resistance
- Avalanche rated
- Pb-free terminal plating

For further details, see the [CSD17304Q3 product page](#).

2.2.2 CSD25404Q3

The CSD25404Q3 device is a -20-V, P-channel, NexFET power MOSFET with the following features:

- Ultra-low Q_g and Q_{gd}
- Low thermal resistance
- Low $R_{DS(on)}$
- Halogen free
- RoHS compliant

For further details, see the [CSD25404Q3 product page](#).

2.2.3 CSD18534Q5A

The CSD18534Q5A device is a 60-V, N-channel NexFET power MOSFET with the following features:

- Ultra-low Q_g and Q_{gd}
- Low thermal resistance
- Avalanche rated
- Logic level
- Pb-free terminal plating

For further details, see the [CSD18534Q5A product page](#).

2.2.4 OPA365

The OPA365 device is a rail-to-rail input and output operational amplifier with a gain bandwidth of 50 MHz. This amplifier has a slew rate of 25 V/ μ s and can settle to 0.01% in 0.3 μ s.

The OPA365 has the following features:

- Gain bandwidth: 50 MHz
- Zerø-crossover distortion topology:
 - Excellent THD+N: 0.0004%
 - CMRR: 100 dB (minimum)
 - Rail-to-rail input and output
 - Input 100 mV beyond supply rail

- Low noise: 4.5 nV/ $\sqrt{\text{Hz}}$ at 100 kHz
- Slew rate: 25 V/ μs
- Fast settling: 0.3 μs to 0.01%
- Precision:
 - Low offset: 100 μV
 - Low input bias current: 0.2 pA
- 2.2- to 5.5-V operation

For further details, see the [OPA365 product page](#).

2.3 System Design Theory

The following sections present three ways to generate fast transient signals for converter stability tests. These designs provide transient signals with a rise and fall time of less than 1 μs for load steps from 0 to 500 mA with a limited bill of materials.

2.3.1 Open-Loop Load Transient Generator

[図 2](#) and [図 3](#) are open-loop load transient generators for ground-referenced positive or negative outputs. These generators are mainly composed of the following:

- An NMOS transistor for positive outputs
- A PMOS transistor for negative outputs
- A sense resistor to measure the load current

The transistors Q1 and Q2 are operated in their linear regions as variable resistors. The adjustment of the gate voltage permits to control the value of the resistance between drain and source, thereby setting the load current. A pulse waveform with the right levels must be applied on the IN pin to get the required load step. A pulse signal with a low duty cycle must be used to optimize the power dissipation on the transistor and the sense resistor and to avoid overheating of the board. Because this simple transient generator is always stable, it is recommended to use it for the first stability assessment of a converter when it is unknown if the converter is stable or not.




図 2. Open-Loop Load Transient Generator for Positive Outputs




図 3. Open-Loop Load Transient Generator for Negative Outputs

2.3.2 Regulated Load Transient Generator

The circuits presented in 2.3.1 are unregulated, and the user needs to estimate and set the gate voltage input that is needed for each required load steps. To avoid this manual tuning, the regulated load transient generator on 図 4 is used. It is composed of mainly the following:

- An NMOS transistor
- An operational amplifier that is driving the gate of the transistor
- A transformer for galvanic isolation
- A sense resistor to measure the load current step

The gate of the transistor is driven by the amplifier and the feedback loop is between the transistor's source and the negative input of the amplifier. The transient load that is applied to the device under test (DUT) is then proportional to the sense resistor value and the amplifier input voltage. In this TI Design, $R_{SENSE} = 1 \Omega$, which means that this design has a 1:1 equivalence between the control input voltage and the load step value.

A 1:1 transformer is added to isolate the input from the signal generator and to give the possibility to apply a transient to ground-referenced DUTs as well as floating DUTs. Adding this transformer creates overshoots and undershoots on the input signal applied to the non-inverting input of the amplifier. These are damped with the addition of a resistor ($10 \text{ k}\Omega$) across the transformer's secondary, which leads to some power loss.

To avoid that the transformer enters into saturation and a distortion of the input signal, 50% duty cycle pulse signals with symmetrical positive and negative levels must be used as input.

To select the amplifier, consider the following parameters to meet requirements in 表 1:

- Bandwidth $f_{3\text{dB}} > 0.35/\text{tr}$, with tr being the rise time of the input signal
- Slew rate that must be high enough to support the maximum rate of change of the amplifier's output
- Supply voltage range that shall permit to reach the expected amplifier's output voltage for the required maximum load
- Amplifier's output load capability

Consider the following parameters when selecting the transformer:

- Input level that must allow to transmit the input signal without distortion
- Frequency range of operation and volt-microsecond rating. There must be enough time between the rising and falling edges of the pulse input signal to see the complete converter response.




図 4. Closed-Loop Load Transient Generator

3 Hardware, Testing Requirements, and Test Results

3.1 Hardware

The TIDA-01379 design board is composed of three different load transient generators that can be split up and used separately.

3.1.1 Connectors, Jumpers, and Test Points

表 2, 表 3, and 表 4 give an overview of the connector and jumper connections of the evaluation board.

表 2. Connector Overview Circuit 1⁽¹⁾

CONNECTOR		SIGNAL	PIN	DESCRIPTION
J1	Positive power supply	VCC+	1, 2	Positive power supply
J2	Ground	GNDB	1, 2	Secondary ground or DUT negative output
J3	Negative power supply	VCC-	1, 2	Negative power supply
J4	DUT output voltage	OUTP OUTN	1, 2, 3 4, 5, 6	DUT positive output DUT negative output
J5	Input	VIN GNDA	1, 2 3, 4	Signal generator input Primary ground
J6	Load transient voltage	V_MEAS GNDB	1 2	Load transient voltage Secondary ground or DUT negative output

⁽¹⁾ Circuit 1 corresponds to the top part of the board with the title "Pos_Neg_Output"

表 3. Connector Overview Circuit 2⁽¹⁾

CONNECTOR		SIGNAL	PIN	DESCRIPTION
J7	DUT output voltage	VOUT	1, 2, 3, 4	Negative output
		S-	5	Negative output sense
		GND	6, 7, 8, 9, 10	Ground
J8	DUT output voltage sense	S- GND	1 2	Negative output sense Ground
J9	Gate drive input	VIN	—	Signal generator input
J10	Load transient voltage	V_MEAS	—	Load transient voltage

⁽¹⁾ Circuit 2 corresponds to the middle part of the board with the title "Neg_Output"

表 4. Connector Overview Circuit 3⁽¹⁾

CONNECTOR		SIGNAL	PIN	DESCRIPTION
J11	DUT output voltage	VOUT	1, 2, 3, 4	Positive output
		S+	5	Positive output sense
		GND	6, 7, 8, 9, 10	Ground
J12	DUT output voltage sense	S+ GND	1 2	Positive output sense Ground
J13	Gate drive input	VIN	—	Signal generator input
J14	Load transient voltage	V_MEAS	—	Load transient voltage

⁽¹⁾ Circuit 3 corresponds to the bottom part of the board with the title "Pos_Output"

3.2 Testing and Results

The three different circuits are used to evaluate the load transient response of the TPS65632 device. The TPS65632 is a triple-output (V_{POS} , V_{NEG} , and $AVDD$) power supply used to drive AMOLED displays.

3.2.1 Test Setup

To evaluate the different circuits, a signal generator, an oscilloscope, and a power supply are required.

3.2.2 Test Results

3.2.2.1 Positive Output

The circuit in [図 2](#) is used to evaluate the transient response of the VPOS boost converter. The load is connected between VPOS and GND as shown in [図 5](#). [図 6](#) shows that the converter is stable when a 500-mA load step with a rise and fall time of less than 250 ns is applied to it.




図 5. Board 3 Connection




図 6. Transient Response—Load Between VPOS and GND

3.2.2.2 Negative Output

The circuit in [図 3](#) is used to test the transient response of the VNEG inverting buck-boost converter as shown in [図 7](#). The load transient signal has an amplitude of 500 mA and a rise and fall time of less than 250 ns.




図 7. Board 2 Connection




図 8. Transient Response—Load Between VNEG and GND

3.2.2.3 Positive and Negative Outputs

The circuit in [図 4](#) permits to generate a load transient signal for ground referenced loads as well as floating loads. It is used to test the stability of the TPS65632 converters when a 500-mA load step is applied between VPOS and GND, between VNEG and GND, and between VPOS and VNEG. [図 9](#) shows how to connect the different loads. [図 10](#), [図 11](#), and [図 12](#) show that the 500-mA load step has different rise and fall times values of 25 ns and 320 ns, respectively.




図 9. Board 1 Connection




図 10. Transient Response—Load Between VPOS and GND




図 11. Transient Response—Load Between VNEG and GND




図 12. Transient Response—Load Between VPOS and VNEG

4 Design Files

4.1 Schematics

To download the schematics, see the design files at [TIDA-01379](#).

4.2 Bill of Materials

To download the bill of materials (BOM), see the design files at [TIDA-01379](#).

4.3 Layout Prints

To download the layer plots, see the design files at [TIDA-01379](#).

4.4 Altium Project

To download the Altium project files, see the design files at [TIDA-01379](#).

4.5 Gerber Files

To download the Gerber files, see the design files at [TIDA-01379](#).

4.6 Assembly Drawings

To download the assembly drawings, see the design files at [TIDA-01379](#).

5 Related Documentation

1. Texas Instruments, [TPS65632 Triple-Output AMOLED Display Power Supply](#), TPS65632 Datasheet (SLVSCY2)
2. Texas Instruments, [AN-1733 Load Transient Testing Simplified](#), SNOA507 Application Report (SNOA507)

5.1 商標

NexFET is a trademark of Texas Instruments.

すべての商標および登録商標はそれぞれの所有者に帰属します。

TIの設計情報およびリソースに関する重要な注意事項

Texas Instruments Incorporated ("TI")の技術、アプリケーションその他設計に関する助言、サービスまたは情報は、TI製品を組み込んだアプリケーションを開発する設計者に役立つことを目的として提供するものです。これにはリファレンス設計や、評価モジュールに関する資料が含まれますが、これらに限られません。以下、これらを総称して「TIリソース」と呼びます。いかなる方法であっても、TIリソースのいずれかをダウンロード、アクセス、または使用した場合、お客様(個人、または会社を代表している場合にはお客様の会社)は、これらのリソースをここに記載された目的にのみ使用し、この注意事項の条項に従うことに合意したものとします。

TIによるTIリソースの提供は、TI製品に対する該当の発行済み保証事項または免責事項を拡張またはいかなる形でも変更するものではなく、これらのTIリソースを提供することによって、TIにはいかなる追加義務も責任も発生しないものとします。TIは、自社のTIリソースに訂正、拡張、改良、およびその他の変更を加える権利を留保します。

お客様は、自らのアプリケーションの設計において、ご自身が独自に分析、評価、判断を行う責任をお客様にあり、お客様のアプリケーション(および、お客様のアプリケーションに使用されるすべてのTI製品)の安全性、および該当するすべての規制、法、その他適用される要件への遵守を保証するすべての責任をお客様のみが負うことを理解し、合意するものとします。お客様は、自身のアプリケーションに関して、(1) 故障による危険な結果を予測し、(2) 障害とその結果を監視し、および、(3) 損害を引き起こす障害の可能性を減らし、適切な対策を行う目的での、安全策を開発し実装するために必要な、すべての技術を保持していることを表明するものとします。お客様は、TI製品を含むアプリケーションを使用または配布する前に、それらのアプリケーション、およびアプリケーションに使用されているTI製品の機能性を完全にテストすることに合意するものとします。TIは、特定のTIリソース用に発行されたドキュメントで明示的に記載されているもの以外のテストを実行していません。

お客様は、個別のTIリソースにつき、当該TIリソースに記載されているTI製品を含むアプリケーションの開発に関連する目的でのみ、使用、コピー、変更することが許可されています。明示的または默示的を問わず、禁反言の法理その他どのような理由でも、他のTIの知的所有権に対するその他のライセンスは付与されません。また、TIまたは他のいかなる第三者のテクノロジまたは知的所有権についても、いかなるライセンスも付与されるものではありません。付与されないものには、TI製品またはサービスが使用される組み合わせ、機械、プロセスに関連する特許権、著作権、回路配置利用権、その他の知的所有権が含まれますが、これらに限られません。第三者の製品やサービスに関する、またはそれらを参照する情報は、そのような製品またはサービスを利用するライセンスを構成するものではなく、それらに対する保証または推奨を意味するものではありません。TIリソースを使用するため、第三者の特許または他の知的所有権に基づく第三者からのライセンス、あるいはTIの特許または他の知的所有権に基づくTIからのライセンスが必要な場合があります。

TIのリソースは、それに含まれるあらゆる欠陥も含めて、「現状のまま」提供されます。TIは、TIリソースまたはその仕様に関して、明示的か暗黙的かにかかわらず、他のいかなる保証または表明も行いません。これには、正確性または完全性、権原、統発性の障害に関する保証、および商品性、特定目的への適合性、第三者の知的所有権の非侵害に対する默示の保証が含まれますが、これらに限られません。

TIは、いかなる苦情に対しても、お客様への弁護または補償を行う義務はなく、行わないものとします。これには、任意の製品の組み合わせに関連する、またはそれらに基づく侵害の請求も含まれますが、これらに限られず、またその事実についてTIリソースまたは他の場所に記載されているか否かを問わないものとします。いかなる場合も、TIリソースまたはその使用に関連して、またはそれらにより発生した、実際的、直接的、特別、付随的、間接的、懲罰的、偶発的、または、結果的な損害について、そのような損害の可能性についてTIが知られていたかどうかにかかわらず、TIは責任を負わないものとします。

お客様は、この注意事項の条件および条項に従わなかつたために発生した、いかなる損害、コスト、損失、責任からも、TIおよびその代表者を完全に免責するものとします。

この注意事項はTIリソースに適用されます。特定の種類の資料、TI製品、およびサービスの使用および購入については、追加条項が適用されます。これには、半導体製品(<http://www.ti.com/sc/docs/stdterms.htm>)、評価モジュール、およびサンプル(<http://www.ti.com/sc/docs/samptersms.htm>)についてのTIの標準条項が含まれますが、これらに限られません。